跳转至

AaLLM：使用大语言模型实现从拓扑生成到尺寸优化的端到端模拟电路设计框架

文章背景与核心概要

模拟电路设计传统上是一个耗时且高度迭代的过程，在非线性、高维的设计空间中极度依赖人类专家的直觉。尽管大语言模型（LLM）将自然语言推理引入了电路设计领域，但当前的方法仍然比较零散——通常将电路尺寸优化（Sizing）或拓扑生成（Topology Generation）孤立开来。这些断层的方法往往需要人工技术介入，从而在电路尺寸优化过程中导致效率低下和幻觉问题。此外，满足相互冲突的设计规范十分繁琐，对传统拓扑的过度依赖也常常扼杀创新、高度优化设计的诞生。

为了解决这些局限性，作者推出了 AaLLM，这是一个开源的、端到端的多智能体 LLM 工作流。该框架以用户规范作为输入，输出涵盖拓扑生成和电路尺寸优化的完整网表（Netlist）。AaLLM 的核心创新包括：自动化知识库与 RAG 模型、由“设计者”、“评论者”和“评估者”组成的三智能体反馈系统，以及在性能、仿真效率和运行时间上展现出的压倒性优势（实现了高达 3 倍的优值提升、减少了 3 到 4.5 倍的 SPICE 仿真调用，并将总体设计耗时缩短了 40 倍）。

概述与元数据

  • arXiv ID: arXiv:2608.13472 [eess.SY]
  • 学科分类: 系统与控制 (eess.SY); 人工智能 (cs.AI)
  • 作者: Mohammed Ayman Habib, Rylan Hart, Morteza Fayazi
  • 提交时间: 2026年8月13日
  • 链接: 查看 PDF | HTML 版本

摘要总结

模拟电路设计传统上是一个耗时且高度迭代的过程，在非线性、高维的设计空间中极度依赖人类专家的直觉。尽管大语言模型（LLM）将自然语言推理引入了电路设计领域，但当前的方法仍然比较零散——通常将电路尺寸优化或拓扑生成孤立开来。这些断层的方法往往需要人工技术介入，从而在电路尺寸优化过程中导致效率低下和幻觉问题。此外，满足相互冲突的设计规范十分繁琐，对传统拓扑的过度依赖也常常扼杀创新、高度优化设计的诞生。

Analog circuit design is traditionally a time-consuming, highly iterative process relying heavily on human expert intuition within a nonlinear, high-dimensional design space. While Large Language Models (LLM) have introduced natural language reasoning to circuit design, current methodologies remain fragmented—typically addressing either circuit sizing or topology generation in isolation. These disconnected methods often require manual technical input, leading to inefficiencies and hallucinations during circuit sizing. Furthermore, meeting conflicting design specifications is tedious, and a heavy reliance on conventional topologies frequently stifles the creation of innovative, highly optimized designs.

为了解决这些局限性，作者推出了 AaLLM，这是一个开源的、端到端的多智能体 LLM 工作流，它接受用户规范作为输入，并输出涵盖拓扑生成和电路尺寸优化的完整网表。

To resolve these limitations, the authors introduce AaLLM, an open-source, end-to-end multi-agent LLM workflow that accepts user specifications as input and outputs a complete netlist covering both topology generation and circuit sizing.

AaLLM 的核心创新：

  1. 自动化知识库与 RAG： 自动化提取研究论文和教科书中的相关数据，利用检索增强生成（RAG）模型来准确模拟专家级的电路设计知识。
  2. 三智能体反馈系统： 具有由以下角色组成的协作式多智能体架构：
  3. 设计者（Designer）： 确定电路元件的值。
  4. 评论者（Critic）： 审查并验证元件值。
  5. 评估者（Evaluator）： 在设计者和评论者之间进行仲裁，以最大程度减少总电路尺寸优化迭代次数。
  6. 卓越的性能：
  7. 生成的新颖拓扑能够实现与已知标准拓扑相当——甚至高出达 3 倍的优值（FoM）。
  8. 与最先进的多智能体 LLM 管道相比，在推理时将 SPICE 仿真调用次数减少了 3 倍到 4.5 倍。
  9. 与现有方法相比，总体设计墙钟时间（Wall-clock time）减少了 40 倍。

Key Innovations of AaLLM:

  1. Automated Knowledge Base & RAG: Automates the extraction of relevant data from research papers and textbooks, utilizing a Retrieval-Augmented Generation (RAG) model to accurately emulate expert circuit design knowledge.
  2. Tri-Agent Feedback System: Features a collaborative multi-agent architecture consisting of:
  3. Designer: Determines circuit component values.
  4. Critic: Scrutinizes and validates component values.
  5. Evaluator: Arbitrates between the Designer and Critic to minimize total circuit sizing iterations.
  6. Superior Performance:
  7. Generates novel topologies that achieve a Figure of Merit (FoM) comparable to—and up to 3× higher than—known standard topologies.
  8. Reduces SPICE simulation calls at inference by 3× to 4.5× compared to state-of-the-art multi-agent LLM pipelines.
  9. Delivers a 40× decrease in overall wall-clock design time over existing approaches.