跳转至

文章背景与核心概要

本文是对文献综述论文《大语言模型用于Verilog代码生成：文献综述与未来之路》（arXiv:2512.00020）的全面介绍。该论文由Guang Yang及16位联合作者共同撰写，系统地调查了大语言模型（LLM）在自动化Verilog代码生成（特别是寄存器传输级，即RTL）中的应用，架起了软件工程（SE）、人工智能（AI）和电子设计自动化（EDA）之间的桥梁。综述综合了102篇论文（其中70篇为同行评审论文，32篇为高质量预印本）的研究成果，并勾勒出了LLM辅助硬件设计的未来发展方向。

通过系统性地回答四个核心研究问题，该研究梳理了当前用于Verilog生成的LLM、评估中采用的数据集与指标、提出的各种生成技术以及LLM对齐方法。在此基础上，作者指出了现有研究中的关键局限性，并为未来在LLM辅助硬件设计领域的探索指明了潜在机遇与路线图。

概述 (Summary)

This document provides an overview of the literature review paper "Large Language Model for Verilog Code Generation: Literature Review and the Road Ahead" (arXiv:2512.00020). Authored by Guang Yang and 16 co-authors, the paper comprehensively surveys the application of Large Language Models (LLMs) to automated Verilog code generation—particularly at the Register Transfer Level (RTL)—bridging Software Engineering (SE), Artificial Intelligence (AI), and Electronic Design Automation (EDA). The survey synthesizes findings from 102 papers (70 peer-reviewed and 32 high-quality preprints) and outlines future directions for LLM-assisted hardware design.

本文档概述了文献综述论文《大语言模型用于Verilog代码生成：文献综述与未来之路》（arXiv:2512.00020）。该论文由Guang Yang与16位合著者共同撰写，全面综述了大语言模型（LLM）在自动化Verilog代码生成（特别是在寄存器传输级 RTL 层面）中的应用，完美结合了软件工程（SE）、人工智能（AI）与电子设计自动化（EDA）三大领域。该综述综合了102篇论文（70篇经同行评审，32篇高质量预印本）的研究发现，并规划了LLM辅助硬件设计的未来发展方向。

文献信息 (Bibliographic Information)

  • arXiv ID: arXiv:2512.00020 [cs.AR]
  • Subjects: Hardware Architecture (cs.AR); Artificial Intelligence (cs.AI)
  • Status: Accepted in ACM Computing Surveys
  • Submission Date: 29 October 2025 (Last revised: 14 August 2026, Version v3)
  • DOI: 10.48550/arXiv.2512.00020
  • arXiv ID: arXiv:2512.00020 [cs.AR]
  • 研究学科: 硬件体系结构 (cs.AR)；人工智能 (cs.AI)
  • 收录状态: 已被 ACM Computing Surveys 接受
  • 提交日期: 2025年10月29日（最后修订：2026年8月14日，版本 v3）
  • DOI: 10.48550/arXiv.2512.00020

作者 (Authors)

  • Guang Yang
  • Wei Zheng
  • Xiang Chen
  • Dong Liang
  • Peng Hu
  • Yukui Yang
  • Shaohang Peng
  • Zhenghan Li
  • Jiahui Feng
  • Xiao Wei
  • Kexin Sun
  • Deyuan Ma
  • Haotian Cheng
  • Yiheng Shen
  • Xing Hu
  • Terry Yue Zhuo
  • David Lo
  • Guang Yang
  • Wei Zheng
  • Xiang Chen
  • Dong Liang
  • Peng Hu
  • Yukui Yang
  • Shaohang Peng
  • Zhenghan Li
  • Jiahui Feng
  • Xiao Wei
  • Kexin Sun
  • Deyuan Ma
  • Haotian Cheng
  • Yiheng Shen
  • Xing Hu
  • Terry Yue Zhuo
  • David Lo

摘要 (Abstract)

Code generation has emerged as a critical research area at the intersection of Software Engineering (SE) and Artificial Intelligence (AI), attracting significant attention from both academia and industry. Within this broader landscape, Verilog, as a representative hardware description language (HDL), plays a fundamental role in digital circuit design and verification, making its automated generation particularly significant for Electronic Design Automation (EDA).

代码生成已成为软件工程（SE）与人工智能（AI）交叉领域的一个关键研究方向，吸引了学术界和工业界的广泛关注。在这一宏观背景下，Verilog作为具有代表性的硬件描述语言（HDL），在数字电路设计和验证中扮演着核心角色，这使得其自动化生成对于电子设计自动化（EDA）具有极其重要的意义。

Consequently, recent research has increasingly focused on applying Large Language Models (LLMs) to Verilog code generation, particularly at the Register Transfer Level (RTL), exploring how these AI-driven techniques can be effectively integrated into hardware design workflows. Despite substantial research efforts exploring LLM applications in this domain, a comprehensive survey synthesizing these developments remains absent from the literature.

因此，近期研究日益聚焦于将大语言模型（LLM）应用于Verilog代码生成，特别是在寄存器传输级（RTL）上，并探索如何将这些AI驱动的技术有效地整合到硬件设计工作流中。尽管在该领域探索LLM应用的研发努力不断增加，但文献中仍缺乏全面综合这些进展的综述。

This review addresses this gap by providing a systematic literature review of LLM-based methods for Verilog code generation, examining their effectiveness, limitations, and potential for advancing automated hardware design. The review encompasses research work from conferences and journals in the fields of SE, AI, and EDA, encompassing 70 papers published on venues, along with 32 high-quality preprint papers, bringing the total to 102 papers.

本综述通过提供系统性的文献调研，填补了这一空白。文章系统评估了基于LLM的Verilog代码生成方法的有效性、局限性及其推动自动化硬件设计的潜力。该综述涵盖了来自SE、AI和EDA领域各大会议及期刊的研究工作，包含70篇已发表的论文以及32篇高质量的预印本论文，总计达102篇。

By answering four key research questions, the survey aims to: 1. Identify the LLMs used for Verilog generation. 2. Examine the datasets and metrics employed in evaluation. 3. Categorize the techniques proposed for Verilog generation. 4. Analyze LLM alignment approaches for Verilog generation.

通过回答四个关键研究问题，本综述旨在： 1. 确定用于Verilog生成的LLM。 2. 检验评估中采用的数据集与评估指标。 3. 对提出的Verilog生成技术进行分类。 4. 分析用于Verilog生成的LLM对齐方法。

Based on these findings, the authors identify critical limitations in existing studies and outline a roadmap highlighting potential opportunities for future research endeavors in LLM-assisted hardware design.

基于这些发现，作者指出了现有研究中的关键局限性，并勾勒出一条路线图，突出了未来在LLM辅助硬件设计领域中潜在的研究机遇。

全文与资源 (Full-Text & Resources)